

特許協力条約に基づく国際出願

願 書

出願人は、この国際出願が特許協力条約に従って処理されることを請求する。

国際出願番号	受理官庁記入欄
国際出願日	
(受付印)	

出願人又は代理人の書類記号 (希望する場合、最大12字) H1010505PCT

第I欄 発明の名称

イメージセンサ

第II欄 出願人 ☐ この欄に記載した者は、発明者でもある。

氏名 (名称) 及びあて名: (姓・名の順に記載; 法人は公式の完全な名称を記載; あて名は郵便番号及び国名も記載)

本田技研工業株式会社

Honda Giken Kogyo Kabushiki Kaisha

〒107-8556 日本国東京都港区南青山2丁目1番1号

1-1, Minamiaoyama 2-chome, Minato-ku,

Tokyo 107-8556 Japan

電話番号:

03-5412-1114

ファクシミリ番号:

03-5412-1524

加入電話番号:

出願人登録番号:

国籍 (国名): 日本国 JAPAN

住所 (国名): 日本国 JAPAN

この欄に記載した者は、次の指定国についての出願人である:

☐

すべての指定国

☒

米国を除くすべての指定国

☐

米国のみ

☐

追記欄に記載した指定国

第III欄 その他の出願人又は発明者

氏名 (名称) 及びあて名: (姓・名の順に記載; 法人は公式の完全な名称を記載; あて名は郵便番号及び国名も記載)

篠塚 典之 SHINOTSUKA Sukeyuki

〒350-1381 日本国埼玉県狭山市新狭山1丁目10番地1

ホンダエンジニアリング株式会社内

c/o Honda Engineering Kabushiki Kaisha

10-1, Shinsayama 1-chome, Sayama-shi,

Saitama 350-1381 Japan

この欄に記載した者は次に該当する:

☐

出願人のみである。

☒

出願人及び発明者である。

☐

発明者のみである。
(ここにレ印を付したときは、以下に記入しないこと)

出願人登録番号:

国籍 (国名): 日本国 JAPAN

住所 (国名): 日本国 JAPAN

この欄に記載した者は、次の指定国についての出願人である:

☐

すべての指定国

☐

米国を除くすべての指定国

☒

米国のみ

☐

追記欄に記載した指定国

☐ その他の出願人又は発明者が続葉に記載されている。

第IV欄 代理人又は代表者、通知のあて名

次に記載された者は、国際機関において出願人のために行動する:

☒

代理人

☐

代表者

氏名 (名称) 及びあて名: (姓・名の順に記載; 法人は公式の完全な名称を記載; あて名は郵便番号及び国名も記載)

弁理士 鳥井 清 TORII Kiyoshi

〒231-0007 日本国神奈川県横浜市中区弁天通り2丁目25番地

25, Bentendori 2-chome, Naka-ku, Yokohama-shi,

Kanagawa 231-0007 Japan

電話番号:

045-201-7858

ファクシミリ番号:

045-201-9226

加入電話番号:

代理人登録番号:

7774

☐ 通知のためのあて名: 代理人又は代表者が選任されておらず、上記枠内に特に通知が送付されるあて名を記載している 合は、レ印を付す。

第V欄 国の指定

(該当する□にレ印を付すこと；少なくとも1つの□にレ印を付すこと)。

規則 4.9(a)の規定に基づき次の指定を行う。ほかの種類の特許又は取扱いをいずれかの指定国（又はOAPI）で求める場合には追記欄に記載する。

広域特許

☐ **AP** **ARIPO**特許：GHガーナ Ghana, GMガンビア Gambia, KEケニア Kenya, LSレソト Lesotho, MWマラウイ Malawi, MZモザンビーク Mozambique, SDスーダン Sudan, SLシエラ・レオネ Sierra Leone, SZスワジランド Swaziland, TZタンザニア United Republic of Tanzania, UGウガンダ Uganda, ZMザンビア Zambia, ZWジンバブエ Zimbabwe, 及びハラレプロトコルと特許協力条約の締約国である他の国（他の種類の特許又は取扱いを求める場合には点線の上に記載する）

☐ **EA** ユーラシア特許：AMアルメニア Armenia, AZアゼルバイジャン Azerbaijan, BYベラルーシ Belarus, KGキルギスタン Kyrgyzstan, KZカザフスタン Kazakhstan, MDモルドヴァ Republic of Moldova, RUロシア Russian Federation, TJタジキスタン Tajikistan, TMトルクメニスタン Turkmenistan, 及びユーラシア特許条約と特許協力条約の締約国である他の国

☒ **EP** ユーロパ特許：ATオーストリア Austria, BEベルギー Belgium, CH and LIスイス及びリヒテンシュタイン Switzerland and Liechtenstein, CYキプロス Cyprus, DEドイツ Germany, DKデンマーク Denmark, ESスペイン Spain, FIフィンランド Finland, FRフランス France, GB英国 United Kingdom, GRギリシャ Greece, IEアイルランド Ireland, ITイタリア Italy, LUルクセンブルグ Luxembourg, MCモナコ Monaco, NLオランダ Netherlands, PTポルトガル Portugal, SEスウェーデン Sweden, TRトルコ Turkey, 及びユーロパ特許条約と特許協力条約の締約国である他の国

☐ **OA** **OAPI**特許：BFブルキナ・ファソ Burkina Faso, BJベナン Benin, CF中央アフリカ Central African Republic, CGコンゴ Congo, CIコートジボワール Côte d'Ivoire, CMカメルーン Cameroon, GAガボン Gabon, GNギニア Guinea, GQ赤道ギニア Equatorial Guinea, GWギニア・ビサウ Guinea-Bissau, MLマリ Mali, MRモーリタニア Mauritania, NEニジェール Niger, SNセネガル Senegal, TDチャド Chad, TGトーゴ Togo, 及びアフリカ知的財産機構のメンバー国であり特許協力条約の締約国である他の国（他の種類の特許又は取扱いを求める場合には点線の上に記載する）

国内特許（他の種類の特許又は取扱いを求める場合には点線の上に記載する）

<input checked="" type="checkbox"/> AE アラブ首長国連邦 United Arab Emirates	<input checked="" type="checkbox"/> GE グルジア Georgia	<input checked="" type="checkbox"/> NZ ニュー・ジーランド New Zealand
<input checked="" type="checkbox"/> AG アンティグア・バーブダ Antigua and Barbuda	<input checked="" type="checkbox"/> GH ガーナ Ghana	<input checked="" type="checkbox"/> OM オマーン Oman
<input checked="" type="checkbox"/> AL アルバニア Albania	<input checked="" type="checkbox"/> GM ガンビア Gambia	<input checked="" type="checkbox"/> PH フィリピン Philippines
<input checked="" type="checkbox"/> AM アルメニア Armenia	<input checked="" type="checkbox"/> HR クロアチア Croatia	<input checked="" type="checkbox"/> PL ポーランド Poland
<input checked="" type="checkbox"/> AT オーストリア Austria	<input checked="" type="checkbox"/> HU ハンガリー Hungary	<input checked="" type="checkbox"/> PT ポルトガル Portugal
<input checked="" type="checkbox"/> AU オーストラリア Australia	<input checked="" type="checkbox"/> ID インドネシア Indonesia	<input checked="" type="checkbox"/> RO ルーマニア Romania
<input checked="" type="checkbox"/> AZ アゼルバイジャン Azerbaijan	<input checked="" type="checkbox"/> IL イスラエル Israel	<input checked="" type="checkbox"/> RU ロシア Russian Federation
<input checked="" type="checkbox"/> BA ボスニア・ヘルツェゴヴィナ Bosnia and Herzegovina	<input checked="" type="checkbox"/> IN インド India	<input checked="" type="checkbox"/> SD スーダン Sudan
<input checked="" type="checkbox"/> BB バルバドス Barbados	<input checked="" type="checkbox"/> IS アイスランド Iceland	<input checked="" type="checkbox"/> SE スウェーデン Sweden
<input checked="" type="checkbox"/> BG ブルガリア Bulgaria	<input checked="" type="checkbox"/> JP 日本 Japan	<input checked="" type="checkbox"/> SG シンガポール Singapore
<input checked="" type="checkbox"/> BR ブラジル Brazil	<input checked="" type="checkbox"/> KE ケニア Kenya	<input checked="" type="checkbox"/> SI スロヴェニア Slovenia
<input checked="" type="checkbox"/> BY ベラルーシ Belarus	<input checked="" type="checkbox"/> KG キルギスタン Kyrgyzstan	<input checked="" type="checkbox"/> SK スロヴァキア Slovakia
<input checked="" type="checkbox"/> BZ ベリーズ Belize	<input checked="" type="checkbox"/> KP 北朝鮮 Democratic People's Republic of Korea	<input checked="" type="checkbox"/> SL シエラ・レオネ Sierra Leone
<input checked="" type="checkbox"/> CA カナダ Canada	<input checked="" type="checkbox"/> KR 韓国 Republic of Korea	<input checked="" type="checkbox"/> TJ タジキスタン Tajikistan
<input checked="" type="checkbox"/> CH and LI スイス及びリヒテンシュタイン Switzerland and Liechtenstein	<input checked="" type="checkbox"/> KZ カザフスタン Kazakhstan	<input checked="" type="checkbox"/> TM トルクメニスタン Turkmenistan
<input checked="" type="checkbox"/> CN 中国 China	<input checked="" type="checkbox"/> LC セント・ルシア Saint Lucia	<input checked="" type="checkbox"/> TN テュニジア Tunisia
<input checked="" type="checkbox"/> CO コロンビア Colombia	<input checked="" type="checkbox"/> LK スリ・ランカ Sri Lanka	<input checked="" type="checkbox"/> TR トルコ Turkey
<input checked="" type="checkbox"/> CR コスタリカ Costa Rica	<input checked="" type="checkbox"/> LR リベリア Liberia	<input checked="" type="checkbox"/> TT トリニダード・トバゴ Trinidad and Tobago
<input checked="" type="checkbox"/> CU キューバ Cuba	<input checked="" type="checkbox"/> LS レソト Lesotho	<input checked="" type="checkbox"/> TZ タンザニア United Republic of Tanzania
<input checked="" type="checkbox"/> CZ チェコ Czech Republic	<input checked="" type="checkbox"/> LT リトアニア Lithuania	<input checked="" type="checkbox"/> UA ウクライナ Ukraine
<input checked="" type="checkbox"/> DE ドイツ Germany	<input checked="" type="checkbox"/> LU ルルクセンブルグ Luxembourg	<input checked="" type="checkbox"/> UG ウガンダ Uganda
<input checked="" type="checkbox"/> DK デンマーク Denmark	<input checked="" type="checkbox"/> LV ラトヴィア Latvia	<input checked="" type="checkbox"/> US 米国 United States of America
<input checked="" type="checkbox"/> DM ドミニカ Dominica	<input checked="" type="checkbox"/> MA モロッコ Morocco	<input checked="" type="checkbox"/> UZ ウズベキスタン Uzbekistan
<input checked="" type="checkbox"/> DZ アルジェリア Algeria	<input checked="" type="checkbox"/> MD モルドヴァ Republic of Moldova	<input checked="" type="checkbox"/> VN ベトナム Viet Nam
<input checked="" type="checkbox"/> EC エクアドル Ecuador	<input checked="" type="checkbox"/> MG マダガスカル Madagascar	<input checked="" type="checkbox"/> YU ユーゴスラヴィア Yugoslavia
<input checked="" type="checkbox"/> EE エストニア Estonia	<input checked="" type="checkbox"/> MK マケドニア旧ユーゴスラヴィア 共和国 The former Yugoslav Republic of Macedonia	<input checked="" type="checkbox"/> ZA 南アフリカ共和国 South Africa
<input checked="" type="checkbox"/> ES スペイン Spain	<input checked="" type="checkbox"/> MN モンゴル Mongolia	<input checked="" type="checkbox"/> ZM ザンビア Zambia
<input checked="" type="checkbox"/> FI フィンランド Finland	<input checked="" type="checkbox"/> MW マラウイ Malawi	<input checked="" type="checkbox"/> ZW ジンバブエ Zimbabwe
<input checked="" type="checkbox"/> GB 英国 United Kingdom	<input checked="" type="checkbox"/> MX メキシコ Mexico	
<input checked="" type="checkbox"/> GD グレナダ Grenada	<input checked="" type="checkbox"/> MZ モザンビーク Mozambique	
	<input checked="" type="checkbox"/> NO ノルウェー Norway	

以下の□は、この様式の施行後に特許協力条約の締約国となった国を指定するためのものである。

☐ ☐ ☐

指定の確認の宣言：出願人は、上記の指定に加えて、規則 4.9(b)の規定に基づき、特許協力条約の下で認められる他の全ての国の指定を行う。但し、追記欄にこの宣言から除く旨の表示をした国は、指定から除かれる。出願人は、これらの追加される指定が確認を条件としていること、並びに優先日から15月が経過する前にその確認がなされない指定は、この期間の経過時に、出願人によって取り下げられたものとみなされることを宣言する。（指定の確認は、指定を特定する通知の提出と指定手数料及び確認手数料の納付からなる。この確認は、優先日から15月以内に受理官へ提出しなければならない。）

第VI欄 優先権主張

以下の先の出願に基づく優先権を主張する：

先の出願日 (日、月、年)	先の出願番号	先の出願		
		国内出願：国名	広域出願：*広域官庁名	国際出願：受理官庁名
(1) 06.06.01	特願2001 - 209983	日本国 Japan		
(2) 06.06.01	特願2001 - 209985	日本国 Japan		
(3)				
(4)				
(5)				

☐ 他の優先権の主張（先の出願）が追記欄に記載されている。

上記の先の出願（ただし、本国際出願の受理官庁に対して出願されたものに限り）のうち、以下のものについて、出願書類の認証謄本を作成し国際事務局へ送付することを、受理官庁（日本国特許庁の長官）に対して請求する

☒ すべて ☐ 優先権(1) ☐ 優先権(2) ☐ 優先権(3) ☐ 優先権(4) ☐ 優先権(5) ☐ その他は追記欄参照

*先の出願がARIPO出願である場合には、当該先の出願を行った工業所有権の保護のためのパリ条約同盟国若しくは世界貿易機関の加盟国の少なくとも1ヶ国を表示しなければならない（規則4.10(b)(ii)）：.....

第VII欄 国際調査機関

国際調査機関（ISA）の選択（2以上の国際調査機関が国際調査を実施することが可能な場合、いずれかを選択し二文字コードを記載。）

ISA / JP

先の調査結果の利用請求；当該調査の照会（先の調査が、国際調査機関によって既に実施又は請求されている場合）
出願日（日、月、年） 出願番号 国名（又は広域官庁名）

第VIII欄 申立て

この出願は以下の申立てを含む。（下記の該当する欄をチェックし、右にそれぞれの申立て数を記載）

申立て数

- ☐ 第VIII欄(i) 発明者の特定に関する申立て : _____
- ☐ 第VIII欄(ii) 出願し及び特許を与えられる国際出願日における出願人の資格に関する申立て : _____
- ☐ 第VIII欄(iii) 先の出願の優先権を主張する国際出願日における出願人の資格に関する申立て : _____
- ☐ 第VIII欄(iv) 発明者である旨の申立て（米国を指定国とする場合） : _____
- ☐ 第VIII欄(v) 不利にならない開示又は新規性喪失の例外に関する申立て : _____

第IX欄 照合欄：出願の言語

この国際出願の紙様式の枚数は次のとおりである。

(a) 紙形式での枚数

願書(申立てを含む)..... 4 枚
 明細 (配列表を除く)..... 1 1 枚
 請求の範囲..... 3 枚
 要約..... 1 枚
 図面..... 1 6 枚
 小計..... 3 5 枚
 明細書の配列表部分..... 枚
 (紙形式での出願の場合はその枚数
 コンピュータ読み取り可能な形式の有無を問わない。
 下記(b)参照)

合 計 3 5 枚

(b) コンピュータ読み取り可能な形式による配列表部分

- (i) ☐ コンピュータ読み取り可能な形式のみ
 (実施細則第 801 号(a)(i))
 (ii) ☐ 紙形式に追加
 (実施細則第 801 号(a)(ii))

配列表部分を含む媒体の種類 (フロッピーディスク、CD-ROM、CD-R その他) と枚数
 (追加的写しは右欄 9. (ii) に記載)

この国際出願には、以下にチェックしたものが添付されている。

- | | | |
|--|---|---|
| 1. <input checked="" type="checkbox"/> 手数料計算用紙 | 数 | 1 |
| <input checked="" type="checkbox"/> 納付する手数料に相当する特許印紙を貼付した 面 | | 1 |
| <input checked="" type="checkbox"/> 国際事務局の口座への振込を証明する書面 | | 1 |
| 2. <input checked="" type="checkbox"/> 個別の委任状の原本 | | 2 |
| 3. <input type="checkbox"/> 包括委任状の原本 | | |
| 4. <input type="checkbox"/> 包括委任状の写し (あれば包括委任状番号) | | |
| 5. <input type="checkbox"/> 記名押印 (署名) の欠落についての説明書 | | |
| 6. <input type="checkbox"/> 優先権書類 (上記第VI欄の () の番号を記載する) : | | |
| 7. <input type="checkbox"/> 国際出願の翻訳文 (翻訳に使用した言語名を記載する) : | | |
| 8. <input type="checkbox"/> 寄託した微生物又は他の生物材料に関する書面 | | |
| 9. <input type="checkbox"/> コンピュータ読み取り可能なヌクレオチド又はアミノ酸配列表
(媒体の種類 (フロッピーディスク、CD-ROM、CD-R その他) と枚数も表示する) | | |
| (i) <input type="checkbox"/> 規則 13 の 3 に基づき提出する国際調査のための写し
(国際出願の一部を構成しない) | | |
| (ii) <input type="checkbox"/> (左欄(b)(i)又は(b)(ii)にレ印を付した場合のみ)
規則 13 の 3 に基づき提出する国際調査のための写しを含む追加的写し | | |
| (iii) <input type="checkbox"/> 国際調査のための写しの同一性、又は左欄に記載した
配列表部分を含む写しの同一性についての陳述書を添付 | | |
| 10. <input type="checkbox"/> その他 (書類名を具体的に記載) : | | |

要約 とともに提示する図面： 第 8 図

本国際出願の言語： 日本語

第X欄 出願人、代理人又は代表者の記名押印

各人の氏名 (名称) を記載し、その次に押印する。

鳥 井 清



受理官庁記入欄

1. 国際出願として提出された書類の実際の受理の日

3. 国際出願として提出された書類を補完する書面又は図面であって
その後期間内に受理されたものの実際の受理の日 (訂正日)

4. 特許協力条約第 11 条 (2) に基づく必要な補完の期間内の受理の日

5. 出願人により特定された
国際調査機関 ISA /6. ☐ 調査手数料未払いにつき、国際調査機関に
調査用写しを送付していない。

2. 図面

☐ 受理された☐ 不足図面がある

国際事務局記入欄

記録原本の受理の日：

明 細 書

イメージセンサ

技術分野

本発明は、画素単位による固体撮像素子をマトリクス状に配設し、各1ライン分の画素列を順次選択して、逐次選択された画素列における各画素を順次選択して各画素のセンサ信号を時系列的に読み出すようにしたイメージセンサに関する。

背景技術

従来、イメージセンサにおける画素単位となる固体撮像素子として、第1図に示すように構成された光センサ回路が用いられたものがある。

その光センサ回路は、光検知時における入射光 L_s の光量に応じたセンサ電流を生ずる光電変換素子としてのフォトダイオードPDと、そのフォトダイオードPDに流れるセンサ電流をサブスレッショルド領域の特性を利用した弱反転状態で対数特性をもって電圧信号 V_{pd} に変換するトランジスタQ1と、その変換された電圧信号 V_{pd} を増幅するトランジスタQ2と、読出し信号 V_s のパルスタイミングをもってセンサ信号 S_o を出力するトランジスタQ3とによって構成され、ダイナミックレンジを拡大して光信号の検出を高感度で行わせることができるようになっている。そして、光検知に先がけてトランジスタQ1のドレイン電圧 V_D を所定時間だけ定常値よりも低く設定して、フォトダイオードPDの寄生容量Cに蓄積された残留電荷を放電させて初期化することにより、センサ電流に急激な変化が生じても即座にそのときの入射光 L_s の光量に応じた電圧信号 V_{pd} が得られるようにして、入射光量が少ない場合でも残像が生ずることがないようにしている（特開2000-329616号公報参照）。

第2図は、その光センサ回路における各部信号のタイムチャートを示している。ここで、 t_1 は初期化のタイミングを、 t_2 はセンサ信号 S_o の出力タイミングを、 T は光検知時の寄生容量Cにおける電荷蓄積期間をそれぞれ示している。

第3図は、その光センサ回路における入射光量に応じたセンサ電流に対するセンサ信号 S_o の出力特性を示している。それは、フォトダイオードPDに流れるセンサ電流が多いときには対数出力特性を示し、センサ電流が少ないときには寄

生容量Cの充電に応答遅れを生じてほぼ線形の非対数出力特性を示している。図中、WAは非対数応答領域を示し、WBは対数応答領域を示している。

第4図は、このような光センサ回路を画素単位として、画素をマトリクス状に複数配設して、各画素のセンサ信号の時系列的な読出し走査を行わせるようにした従来のイメージセンサの構成例を示している。

そのイメージセンサは、D11～D44からなる4×4の画素をマトリクス状に配設して、図示しないECUの制御下において、各1ライン分の画素列を画素列選択回路1から順次出力される選択信号LS1～LS4によって選択し、その選択された画素列における各画素を、画素選択回路2から順次出力される選択信号DS1～DS4によってスイッチ回路3における各対応するアナログスイッチSW1～SW4が逐次オン状態にされることによって各画素のセンサ信号S_oが時系列的に読み出されるようになっている。そして、逐次読み出された各画素のセンサ信号S_oが、基準抵抗Rを介してバイアス電圧V_{cc}が印加されることによって規定された電圧信号V_oとして出力するようになっている。図中、4は各画素における前記トランジスタQ1のゲート電圧V_G用電源であり、6はそのドレイン電圧V_D用電源である。また、5はトランジスタQ1のドレイン電圧V_Dを所定のタイミングをもって定常時のハイレベルHおよび初期化時のローレベルLに切り換える電圧切換回路である。

第5図は、このように構成されたイメージセンサにおける各部信号のタイムチャートを示している。

しかして、このように構成された従来のイメージセンサにあっては、各画素のセンサ信号S_oを電圧信号V_oに変換して出力させる際の信号駆動能力が低く、走査速度を上げると各画素の電圧信号V_oが十分な飽和レベルまで達しないうちに出力してしまうことになるので、高速での読出し走査を行わせることができないものになっている。

そのため、従来では、第6図に示すように、1ライン分の各画素の出力系統に、各画素から読み出されるセンサ信号S_oをバイアス電圧V_{cc}が印加された基準抵抗Rによって規定することによりそれぞれ電圧信号V_oに変換するバイアス回路11を設けて、信号駆動能力を高めて高速での読出し走査を行わせることがで

きるようにしている。

しかし、その構成によるのでは、1ライン分の各画素の出力系統にそれぞれ設けられた多数の基準抵抗 R に通電しなければならず、消費電力が大きなものになっている。

また、画素選択回路2によって選択された画素の電圧信号 V_o が出力するまでに複数のアナログスイッチ SW （トランジスタスイッチ）の容量を駆動しなければならず、末だ高速での読出し走査を充分に行うことができないものになっている。

そこで、第1.5図に示すように、バイアス回路11の出力側における各信号線にそれぞれバッファ増幅器 BF を接続したバッファ回路12を設けて、画素選択回路2によって選択された各画素の電圧信号 V_o をバッファ回路12に一時集中的に蓄積させて、その蓄積された各画素の電圧信号 V_o を切り替えて出力させることで、信号駆動能力を十分に高めて高速での読出し走査を行わせるようにすることが考えられている。

しかし、その構成によっても、1ライン分の各画素の出力系統にそれぞれ設けられた多数のバッファ増幅器 BF に通電しなければならず、消費電力の面でより不利なものになってしまう。

このように、画素単位による固体撮像素子をマトリクス状に配設し、各1ライン分の画素列を順次選択して、逐次選択された画素列における各画素を順次選択して各画素のセンサ信号を時系列的に読み出すようにしたイメージセンサにあって、逐次読み出された各画素のセンサ信号を、基準抵抗を介してバイアス電圧を印加することによって規定した電圧信号として出力させるようにするのは、信号駆動能力が低くて、高速での読出し走査を行わせることができないという問題がある。

また、1ライン分の各画素の出力系統に、各画素から読み出されるセンサ信号をバイアス電圧が印加された基準抵抗によって規定することによりそれぞれ電圧信号に変換するバイアス回路を設けて、信号駆動能力を高めて高速での読出し走査ができるようにするのは、1ライン分の各画素の出力系統にそれぞれ設けられた多数の基準抵抗 R に通電しなければならなくて、消費電力が大きくなってし

まうという問題がある。

また、画素単位による固体撮像素子をマトリクス状に配設し、各1ライン分の画素列を順次選択して、逐次選択された画素列における各画素を順次選択して各画素のセンサ信号を時系列的に読み出すようにしたイメージセンサにあって、1ライン分の各画素の出力系統に、各画素から読み出されるセンサ信号をバイアス電圧が印加された基準抵抗によって規定することによりそれぞれ電圧信号に変換するバイアス回路およびその出力側における各信号線にそれぞれバッファ増幅器を接続したバッファ回路を設けて、バイアス回路から順次出力する各画素の電圧信号をバッファ回路に一時集中的に蓄積したうえで、その蓄積された各画素の電圧信号を切り替えて出力させるようにするのは、信号駆動能力を高めて高速での読出し走査が可能になるが、1ライン分の各画素の出力系統にそれぞれ設けられた多数の基準抵抗およびバッファ増幅器に通電しなければならず、消費電力が大きくなってしまいう問題がある。

発明の開示

本発明は、画素単位による固体撮像素子をマトリクス状に配設し、各1ライン分の画素列を順次選択して、逐次選択された画素列における各画素を順次選択して各画素のセンサ信号を時系列的に読み出すようにしたイメージセンサにあって、高速での読出し走査を行わせるとともに、消費電力の抑制を有効に図るべく、1ライン分の画素列を所定数の画素構成からなるブロックによって複数に等分割して、その分割された最初のブロックから順番に各画素のセンサ信号を順次読み出す第1の走査手段と、その読み出されたブロックにおける各画素のセンサ信号を順次読み出す第2の走査手段とを設けるようにしている。

また、本発明は、画素単位による固体撮像素子をマトリクス状に配設し、各1ライン分の画素列を順次選択して、逐次選択された画素列における各画素を順次選択して各画素のセンサ信号を時系列的に読み出すようにしたイメージセンサにあって、高速での読出し走査を行わせるとともに、消費電力の抑制を有効に図るべく、1ライン分の画素列を所定数の画素構成からなるブロックによって複数に等分割して、その分割された最初のブロックから順番に各画素のセンサ信号を順次読み出す第1の走査手段と、その読み出されたブロックにおける各画素のセン

サ信号をそれぞれ一時蓄積するバッファ手段と、その一時蓄積された各画素のセンサ信号を順次読み出す第2の走査手段とを設けるようにしている。

図面の簡単な説明

第1図は、イメージセンサの画素に用いられる光センサ回路の構成例を示す電気回路図である。

第2図は、その光センサ回路における各部信号のタイムチャートである。

第3図は、その光センサ回路におけるセンサ電流に対するセンサ信号の出力特性を示す図である。

第4図は、従来の光センサ回路を画素に用いたイメージセンサの構成例を示す回路構成図である。

第5図は、その従来のイメージセンサにおける各部信号のタイムチャートである。

第6図は、従来のイメージセンサの他の構成例を示す回路構成図である。

第7図は、本発明によるイメージセンサの一実施例を示す回路構成図である。

第8図は、その一実施例によるイメージセンサにおける動作状態の一例を示す各部信号のタイムチャートである。

第9図は、その一実施例によるイメージセンサにおける画素選択回路に用いられるシフトレジスタの一構成例を示す回路構成図である。

第10図は、その一実施例によるイメージセンサにおける画素選択回路に用いられるデコーダ回路の一構成例を示す回路構成図である。

第11図は、その一実施例によるイメージセンサにおける動作状態の他の例を示す各部信号のタイムチャートである。

第12図は、その一実施例によるイメージセンサにおける画素選択回路に用いられるデコーダ回路の他の構成例を示す回路構成図である。

第13図は、本発明によるイメージセンサの他の実施例を示す回路構成図である。

第14図は、その他の実施例によるイメージセンサにおける動作状態の一例を示す各部信号のタイムチャートである。

第15図は、従来のイメージセンサのさらに他の構成例を示す回路構成図であ

る。

第16図は、本発明によるイメージセンサのさらに他の実施例を示す回路構成図である。

第17図は、本発明によるイメージセンサのさらに他の実施例を示す回路構成図である。

発明を実施するための最良の形態

第7図は、本発明によるイメージセンサの一実施例を示している。

それは、基本的に、前述した第4図に示したものと同様に、光センサ回路を画素単位として、複数の画素をマトリクス状に配設して、画素列選択回路1および画素選択回路2の駆動によってスイッチ回路3を介して各画素のセンサ信号の時系列的な読出し走査が行われるように構成されている。ここでは、1ライン分の画素列が16個の画素からなっており、第1列目の画素をD11～D116として、第2列目の画素をD21～D216として表示している。

その構成にあって、特に本発明では、1ライン分の画素列を、2つの画素の組合せ（例えばD11とD12、D13とD14、…、D115とD116の各組）からなるブロックによって8つに等分割して、各ブロックにおける第1の画素すなわち奇数番目の画素（D11、D13、…、D115）のセンサ信号の出力ラインを共通にした信号線aと、各ブロックにおける第2の画素すなわち偶数番目の画素（D12、D14、…、D116）のセンサ信号の出力ラインを共通にした信号線bとをそれぞれ引き出すようにしている。

その構成にあって、特に本発明では、1ライン分の画素列を、2つの画素の組合せ（例えばD11とD12、D13とD14、…、D115とD116の各組）からなるブロックによって8つに等分割して、各ブロックにおける第1の画素すなわち奇数番目の画素（D11、D13、…、D115）のセンサ信号の出力ラインを共通にした信号線aと、各ブロックにおける第2の画素すなわち偶数番目の画素（D12、D14、…、D116）のセンサ信号の出力ラインを共通にした信号線bとをそれぞれ引き出すようにしている。

そして、その各信号線a、bの系統に、1ブロック分の各画素のセンサ信号B1、B2を順次選択する信号を送出する画素選択回路7およびその選択信号に応

じてアナログスイッチT 1, T 2を逐次オン状態にして各画素のセンサ信号B 1, B 2を出力させるスイッチ回路8を設けるとともに、各ブロックから読み出される画素のセンサ信号をバイアス電圧V_{cc}が印加された基準抵抗Rによってそれぞれ電圧値として規定するバイアス回路9を設けるようにしている。

なお、基準抵抗Rとしては、抵抗負荷やトランジスタ負荷などが利用できる。各画素のセンサ信号が電圧信号として出力するようになっている場合には、このバイアス回路9を設ける必要がない。

第8図は、第7図の構成によるイメージセンサにおける動作状態の一例を示す各部信号のタイムチャートを示している。

画素列選択信号LS 1によってD 1 1～D 1 1 6からなる画素列が選択され、画素選択信号DS 1～DS 1 6に応じてアナログスイッチSW 1～SW 1 6が順次にオン状態になると、奇数番目の画素(D 1 1, D 1 3, …, D 1 1 5)のセンサ信号B 1が信号線aに読み出され、偶数番目の画素(D 1 2, D 1 4, …, D 1 1 6)のセンサ信号B 2が信号線bに読み出される。そして、バイアス回路9によって信号線a, bにそれぞれ読み出されたセンサ信号B 1, B 2が電圧信号に変換されたうえで、画素選択回路7からの選択信号に応じてアナログスイッチT 1, T 2が交互にオン、オフされることによって、各画素D 1 1～D 1 1 6のセンサ信号V_oが時系列的に出力することになる。

このようなイメージセンサにおける各画素のセンサ信号V_oの読出しは、図示しないECUの制御下において実行されることになる。

第9図は、画素選択回路2にシフトレジスタを用いた場合の構成例を示している。この構成によるシフトレジスタによれば、その各レジスタ出力DS 1～DS 1 6によって、図8に示すように、各画素を選択している間だけアナログスイッチSW 1～SW 1 6を順次にオン状態にすることができる。画素選択回路7にも同様のシフトレジスタが用いられる。

第10図は、画素選択回路2にデコーダ回路を用いた場合の構成例を示している。この構成によるデコーダ回路によれば、A 0～A 3の4ビットの信号入力に応じた各デコーダ出力DS 1～DS 1 6によって、第8図に示すように、各画素を選択している間だけアナログスイッチSW 1～SW 1 6を順次にオン状態にす

ることができる。画素選択回路7にも同様のデコーダ回路が用いられる。

また、第11図は、第7図の構成によるイメージセンサにおける動作状態の他の例を示す各部信号のタイムチャートを示している。

この場合は、画素選択回路2による画素の選択信号(DS1~DS16)を、1ブロック分の2つの画素を選択するのに相当する時間持続させることによって各アナログスイッチSW1~SW16をその間オン状態にするようにしている。

すなわち、この場合には各アナログスイッチSW1~SW16のオン期間が第8図の制御の場合に比べて2倍になっている。それは、各画素から読み出されるセンサ信号が安定するので時間の時間が2倍とれることになり、安定化時間が同じならば図8の制御の場合に比べて各画素のセンサ信号を読み出すための走査時間を2倍にすることができるようになる。

第12図は、この場合における画素選択回路2に用いられるデコーダ回路を示している。この構成によるデコーダ回路によれば、A0~A3の4ビットの信号入力によってDS1とDS2、DS2とDS3、…、DS15とDS16を順次に選択することができる。

また、この場合における画素選択回路2にシフトレジスタを用いる場合には、DATA入力に“11”を加えることによって第11図に示すSW1~SW16のスイッチング動作を行わせることができるようになる。

第13図は、本発明によるイメージセンサの他の実施例を示している。

この実施例では、1つのブロックを4つの画素の組合せとして1ライン分の画素列を4つに等分割して、各ブロックにおける第1の画素のセンサ信号の出力ラインを共通にした信号線aと、その第2の画素のセンサ信号の出力ラインを共通にした信号線bと、その第3の画素のセンサ信号の出力ラインを共通にした信号線cと、その第4の画素のセンサ信号の出力ラインを共通にした信号線dとをそれぞれ引き出すようにしている。

そして、その各信号線a~dの系統に、1ブロック分の各画素のセンサ信号B1, B2, B3, B4を順次選択する信号を送出する画素選択回路7' およびその選択出号に応じてアナログスイッチT1, T2, T3, T4を逐次オン状態にして各画素のセンサ信号B1, B2, B3, B4を出力させるスイッチ回路8'

を設けるとともに、各ブロックから読み出される画素のセンサ信号をバイアス電圧 V_{cc} が印加された基準抵抗 R によってそれぞれ電圧値として規定するバイアス回路 9' を設けるようにしている。

第 14 図は、第 13 図の構成によるイメージセンサにおける動作状態の一例を示す各部信号のタイムチャートを示している。

画素列選択信号 $LS1$ によって $D11 \sim D116$ からなる画素列が選択され、画素選択信号 $DS1 \sim DS16$ に応じてアナログスイッチ $SW1 \sim SW16$ が順次にオン状態になると、各ブロックにおける第 1 番目の画素 ($D11$, $D15$, $D19$, $D113$) のセンサ信号 $B1$ が信号線 a に読み出され、各ブロックにおける第 2 番目の画素 ($D12$, $D16$, $D110$, $D114$) のセンサ信号 $B2$ が信号線 b に読み出され、各ブロックにおける第 3 番目の画素 ($D13$, $D17$, $D111$, $D115$) のセンサ信号 $B3$ が信号線 c に読み出され、各ブロックにおける第 4 番目の画素 ($D14$, $D18$, $D112$, $D116$) のセンサ信号 $B4$ が信号線 d に読み出される。そして、バイアス回路 9' によって信号線 $a \sim d$ にそれぞれ読み出されたセンサ信号 $B1 \sim B4$ が電圧信号に変換されたうえで、画素選択回路 7 からの選択信号に応じてアナログスイッチ $T1 \sim T4$ が順次にオン、オフされることによって、各画素 $D11 \sim D116$ のセンサ信号 V_o が時系列的に出力することになる。

この場合は、画素選択回路 2 による画素の選択信号 ($DS1 \sim DS16$) を、1 ブロック分の 4 つの画素を選択するのに相当する時間持続させることによって各アナログスイッチ $SW1 \sim SW16$ をその間オン状態にするようにしている。

すなわち、この場合には各アナログスイッチ $SW1 \sim SW16$ のオン期間が第 8 図の制御の場合に比べて 4 倍になっている。それは、各画素から読み出されるセンサ信号が安定するので時間が 4 倍とれることになり、安定化時間が同じならば第 8 図の制御の場合に比べて各画素のセンサ信号を読み出すための走査時間を 4 倍にすることができるようになる。

その際、例えば、各画素のセンサ信号が飽和するまでの所要時間が 500 nS である場合、4 つの信号線 $a \sim d$ に設けられたバイアス回路 9' によって、一画素の走査に必要な時間は $500 \text{ nS} \div 4 = 125 \text{ nS}$ にまで短縮することが

可能になる。

図16は、本発明によるイメージセンサのさらに他の実施例を示している。

この場合は、特に、バイアス回路9の出力側における各信号線a, bにそれぞれバッファ増幅器BFを接続したバッファ回路10を設けて、各画素の電圧信号 V_o を一時集中的に蓄積して、その蓄積された各画素の電圧信号 V_o を画素選択回路7によってアナログスイッチT1, T2を切り替えることにより、順次に外部へ出力させるようにしている。

このような構成によれば、信号駆動能力を十分に高めて高速での読出し走査を行わせることが可能になる。そして、1ライン分の画素列をブロック単位に分割することによって引き出した2本の信号線a, bにだけバイアス回路9およびバッファ回路10が設けられているので、消費電力を最小限に抑制することができるようになる。

第16図の構成によるイメージセンサにあっても、その基本的な動作状態は、第8図または第11図に示す各部信号のタイムチャートに示すように、前述の場合と同じである。

第17図は、本発明によるイメージセンサのさらに他の実施例を示している。

この実施例では、各信号線a~dの系統に、1ブロック分の各画素のセンサ信号B1, B2, B3, B4を順次選択する信号を送出する画素選択回路7'およびその選択出号に応じてアナログスイッチT1, T2, T3, T4を逐次オン状態にして各画素のセンサ信号B1, B2, B3, B4を出力させるスイッチ回路8'を設けるとともに、各ブロックから読み出される画素のセンサ信号をバイアス電圧 V_{cc} が印加された基準抵抗Rによってそれぞれ電圧値として規定するバイアス回路9'およびその電圧値として規定された各画素の電圧信号を一時集中的に蓄積するバッファ回路10'を設けるようにしている。

第17図の構成によるイメージセンサにあっても、その基本的な動作状態は、第14図に示す各部信号のタイムチャートに示すように、前述の場合と同じである。

なお、本発明のイメージセンサに用いられる画素としては、第1図に示す光センサ回路に限らず、その他CCDやMOS型撮像素子などの固体撮像素子が広く

適用される。

産業上の利用の可能性

本発明によるイメージセンサによれば、画素単位による固体撮像素子をマトリクス状に配設し、各1ライン分の画素列を順次選択して、逐次選択された画素列における各画素を順次選択して各画素のセンサ信号を時系列的に読み出すようにしたイメージセンサにあって、1ライン分の画素列を所定数の画素構成からなるブロックによって複数に等分割して、その分割された最初のブロックから順番に各画素のセンサ信号を順次読み出す第1の走査手段と、その読み出されたブロックにおける各画素のセンサ信号を順次読み出す第2の走査手段とを設けるようにしたもので、消費電力の抑制を有効に図りながら、各画素の読出し走査を高速で行わせることができるようになる。

また、本発明によるイメージセンサによれば、画素単位による固体撮像素子をマトリクス状に配設し、各1ライン分の画素列を順次選択して、逐次選択された画素列における各画素を順次選択して各画素のセンサ信号を時系列的に読み出すようにしたイメージセンサにあって、1ライン分の画素列を所定数の画素構成からなるブロックによって複数に等分割して、その分割された最初のブロックから順番に各画素のセンサ信号を順次読み出す第1の走査手段と、その読み出されたブロックにおける各画素のセンサ信号をそれぞれ一時蓄積するバッファ手段と、その一時蓄積された各画素のセンサ信号を順次読み出す第2の走査手段とを設けるようにしたもので、消費電力の抑制を有効に図りながら、各画素の読出し走査を高速で行わせることができるようになる。

請 求 の 範 囲

1. 画素単位による固体撮像素子をマトリクス状に配設し、各1ライン分の画素列を順次選択して、逐次選択された画素列における各画素を順次選択して各画素のセンサ信号を時系列的に読み出すようにしたイメージセンサにあって、1ライン分の画素列を所定数の画素構成からなるブロックによって複数に等分割して、その分割された最初のブロックから順番に各画素のセンサ信号を順次読み出す第1の走査手段と、その読み出されたブロックにおける各画素のセンサ信号を順次読み出す第2の走査手段とを設けたことを特徴とするイメージセンサ。

2. 第1の走査手段が1ライン分の各画素を順次選択する信号を送出する画素選択回路とその選択出号に応じて各画素のセンサ信号を出力させるスイッチ回路とによって構成され、第2の走査手段が1ブロック分の各画素を順次選択する信号を送出する画素選択回路とその選択出号に応じて各画素のセンサ信号を出力させるスイッチ回路とによって構成されたことを特徴とする請求項1の記載によるイメージセンサ。

3. 第1の走査手段によるブロックにおける各画素の読出し系統に、各画素から読み出されるセンサ信号をバイアス電圧が印加された基準抵抗によって電圧値として規定するバイアス回路を設けたことを特徴とする請求項1の記載によるイメージセンサ。

4. 第1の走査手段および第2の走査手段における画素選択回路が、シフトレジスタまたはデコーダ回路からなることを特徴とする請求項2の記載によるイメージセンサ。

5. 第1の走査手段における画素選択回路による画素の選択信号を、1ブロック分の画素を選択するのに相当する時間持続させるようにしたことを特徴とする請求項2の記載によるイメージセンサ。

6. 固体撮像素子が、入射光量に応じて光電変換素子に流れるセンサ電流を弱反転状態で動作するトランジスタによって対数特性をもって電圧信号に変換して、その変換された電圧信号に応じたセンサ出力を生ずるようにした光センサ回路であることを特徴とする請求項1の記載によるイメージセンサ。

7. 光検知に先がけて、弱反転状態で動作するMOS型トランジスタのドレイン

電圧を光検知時の定常値よりも低い値に切り換えることにより、光電変換素子の寄生容量に残留する電荷を排出して初期化するようにしたことを特徴とする請求項6の記載によるイメージセンサ。

8. 画素単位による固体撮像素子をマトリクス状に配設し、各1ライン分の画素列を順次選択して、逐次選択された画素列における各画素を順次選択して各画素のセンサ信号を時系列的に読み出すようにしたイメージセンサにあって、1ライン分の画素列を所定数の画素構成からなるブロックによって複数に等分割して、その分割された最初のブロックから順番に各画素のセンサ信号を順次読み出す第1の走査手段と、その読み出されたブロックにおける各画素のセンサ信号をそれぞれ一時蓄積するバッファ手段と、その一時蓄積された各画素のセンサ信号を順次読み出す第2の走査手段とを設けたことを特徴とするイメージセンサ。

9. 第1の走査手段が1ライン分の各画素を順次選択する信号を送出する画素選択回路とその選択出号に応じて各画素のセンサ信号を出力させるスイッチ回路とによって構成され、第2の走査手段が1ブロック分の各画素を順次選択する信号を送出する画素選択回路とその選択出号に応じて各画素のセンサ信号を出力させるスイッチ回路とによって構成されたことを特徴とする請求項8の記載によるイメージセンサ。

10. 第1の走査手段によるブロックにおける各画素の読出し系統に、各画素から読み出されるセンサ信号をバイアス電圧が印加された基準抵抗によって電圧値として規定するバイアス回路を設けたことを特徴とする請求項8の記載によるイメージセンサ。

11. 第1の走査手段および第2の走査手段における画素選択回路が、シフトレジスタまたはデコーダ回路からなることを特徴とする請求項9の記載によるイメージセンサ。

12. 第1の走査手段における画素選択回路による画素の選択信号を、1ブロック分の画素を選択するのに相当する時間持続させるようにしたことを特徴とする請求項9の記載によるイメージセンサ。

13. 固体撮像素子が、入射光量に応じて光電変換素子に流れるセンサ電流を弱反転状態で動作するトランジスタによって対数特性をもって電圧信号に変換して、


その変換された電圧信号に応じたセンサ出力を生ずるようにした光センサ回路であることを特徴とする請求項 8 の記載によるイメージセンサ。

14. 光検知に先がけて、弱反転状態で動作する MOS 型トランジスタのドレイン電圧を光検知時の定常値よりも低い値に切り換えることにより、光電変換素子の寄生容量に残留する電荷を排出して初期化するようにしたことを特徴とする請求項 13 の記載によるイメージセンサ。


要 約 書

画素単位による固体撮像素子をマトリクス状に配設し、各1ライン分の画素列を順次選択して、逐次選択された画素列における各画素を順次選択して各画素のセンサ信号を時系列的に読み出すようにしたイメージセンサにあって、1ライン分の画素列を所定数の画素構成からなるブロックによって複数に等分割して、その分割された最初のブロックから順番に各画素のセンサ信号を順次読み出す第1の走査手段と、その読み出されたブロックにおける各画素のセンサ信号を順次読み出す第2の走査手段とを設けることにより、消費電力の抑制を有効に図りながら、各画素の読出し走査を高速で行わせることができるようにする。


第 1 図




第 2 図




第 3 図




第 4 図




第 6 图




第 7 图




第 8 図




第 9 图




第 1 0 图




第 1 1 圖




第 1 2 図




第 1 3 図




第 1 4 図



第 1 5 图



第 16 図



第 1 7 圖

